W632GU6RB-11 Speicher-IC-Chip 2Gbit DDR3L SDRAM 933MHz Niederspannung für eingebettete Systeme

Der W632GU6RB-11 ist ein 2 GB DDR3L SDRAM-Speicherchip.Ideal für eingebettete Systeme mit Anforderungen an Energieeffizienz und Bandbreite.

Der W632GU6RB-11 verfügt über eine 16M × 8 Banks × 16-Bit-Architektur mit einer Gesamtkapazität von 2 GB und einer Datenbusbreite von 16 Bit (x16)..35 V/1.5 V (VDDQ), wobei der Chip mit den Standard-Eingangs-/Ausgangsniveaus von 1,5 V von DDR3 kompatibel bleibt, was eine flexible Auswahl während der Systemkonstruktion ermöglicht.nur 7 Meter.5 mm × 13 mm, so dass es für platzbeschränkte eingebettete Anwendungen geeignet ist.

• Stromversorgung: 1,35 V (typisch), VDD, VDDQ = 1,283 V bis 1,45 V
• Rückwärtskompatibel mit VDD, VDDQ = 1,5V ± 0,075V
• Architektur mit doppelter Datenrate: zwei Datenübertragungen pro Taktzyklus
• Acht interne Banken für den gleichzeitigen Betrieb
• Architektur für 8-Bit-Prefetch
• CAS-Latenz: 5, 6, 7, 8, 9, 10, 11, 13 und 14
• Modus der Sprenglänge 8 (BL8) und der Sprengsprenglänge 4 (BC4): über das Modusregister (MRS) festgesetzt oder im Flug ausgewählt (OTF)
• Programmierbare Lese-Blitz-Ordnungsweise: gegenseitig eingebundene oder nachfolgende
• Mit Daten werden bidirektionale, differenzielle Datenstrobos (DQS und DQS#) übertragen/empfangen
• Rand-ausgerichtet mit Lesedaten und Zentrums-ausgerichtet mit Schreibdaten
• DLL passt DQ und DQS-Übergänge mit der Uhr aus
• Differentialschalteinträge (CK und CK#)
• Befehle, die auf jeder positiven CK-Kante, Datenmaske und Datenmaske eingegeben werden, werden auf beide Kanten eines Differenzdatenstroboskoppaares verwiesen (doppelte Datenrate)
• Ein CAS mit programmierbarer additiver Latenzzeit (AL = 0, CL - 1 und CL - 2) zur Verbesserung der Effizienz von Befehl, Adresse und Datenbus
• Lese-Latenz = Additive Latenz plus CAS-Latenz (RL = AL + CL)
• Automatische Vorladung für Lesen- und Schreibvorgänge
• Erneuerung, Selbsterneuerung, automatische Selbsterneuerung (ASR) und partielle Array-Selbsterneuerung (PASR)
• Vorgeladener Ausfall und aktiver Ausfall
• Datenmasken (DM) für das Schreiben von Daten
• Programmierbare CAS-Schreiblatenz (CWL) pro Betriebsfrequenz
• Schreiben Sie Latenz WL = AL + CWL
• Mehrzweckregister (MPR) zum Auslesen einer vordefinierten System-Timing-Kalibrierungs-Bitsequenz
• Unterstützung der Kalibrierung der Systemzeit durch Schreibnivellierung und MPR-Lese-Muster
• ZQ-Kalibrierung für Ausgangs-Treiber und ODT mit einem externen Referenzwiderstand an der Erde
• Asynchrone RESET#-Pin für Power-up-Initialisierungssequenz und Resetfunktion
• Programmierbares Endgerät (ODT) für Daten, Datenmasken und Differenzstroboskoppaare
• Dynamischer ODT-Modus für eine verbesserte Signalintegrität und vorwählbare Endimpedanzen während des Schreibens
• 2K Bytes Seitengröße

• Eingebettete Systeme: Anwendungen, für die mittelgroße Hochgeschwindigkeits-Caches erforderlich sind, wie z. B. industrielle Steuerung, Mensch-Maschine-Schnittstellen (HMI) und Datenerfassungsterminals
• Netzausrüstung: Datenpufferung in Kommunikationsgeräten wie Routern, Switches und Gateways
• Verbraucherelektronik: Kostenempfindliche Verbraucherprodukte wie digitale Fernseher, Set-Top-Boxen und intelligente Lautsprecher
• Elektronik für den Automobilbereich: Fahrzeug-Infotainment-Systeme und Navigationsgeräte (Version mit industrieller Temperatur muss ausgewählt werden)
• Industrielles Sehen: Frame-Buffering für Bildverarbeitungskameras und Bildkarten