Hinterlass eine Nachricht
Wir rufen Sie bald zurück!
Ihre Nachricht muss zwischen 20 und 3.000 Zeichen enthalten!
Bitte überprüfen Sie Ihre E-Mail!
Mehr Informationen ermöglichen eine bessere Kommunikation.
Erfolgreich eingereicht!
Wir rufen Sie bald zurück!
Hinterlass eine Nachricht
Wir rufen Sie bald zurück!
Ihre Nachricht muss zwischen 20 und 3.000 Zeichen enthalten!
Bitte überprüfen Sie Ihre E-Mail!
—— Nishikawa aus Japan
—— Luis aus den Vereinigten Staaten
—— Richardg aus Deutschland
—— Tim aus Malaysia
—— Vincent aus Russland
—— Nishikawa aus Japan
—— Sam aus den Vereinigten Staaten
—— Lina aus Deutschland
TI TMS320VC5402PGE100 Festpunkt-Digitalsignalprozessor
Beschreibung des Produkts
Der TMS320VC5402PGE100 ist ein Festpunkt-Digitalsignalprozessor, der auf einer fortgeschrittenen modifizierten Harvard-Architektur basiert, die einen Programmspeicherbus und drei Datenspeicherbusse hat.Dieser Prozessor liefert eine arithmetische Logik-Einheit mit einem hohen ParallelitätsgradDie Basis für die Betriebsflexibilität und Geschwindigkeit dieses DSP ist ein hochspezialisierter Anweisungssatz.
Merkmal
Erweiterte Multibus-Architektur mit drei separaten 16-Bit-Datenspeicherbussen und einem Programmspeicherbus
40-Bit-Arithmetische Logik-Einheit (ALU), einschließlich eines 40-Bit-Fassumschiffers und zweier unabhängiger 40-Bit-Akkumulatoren
Vergleich, Auswahl und Speichereinheit (CSSU) für die Add/Compare-Auswahl des Viterbi-Operators
Exponentencoder zur Berechnung eines Exponentenwerts eines 40-Bit-Akkumulatorwerts in einem einzigen Zyklus
Zwei Adressgeneratoren mit acht Hilfsregistern und zwei Hilfsregisterarithmetischen Einheiten (ARAU)
Datenbus mit Bushalterfunktion
Erweiterter Adressmodus für 1M × 16-Bit maximal adressierbaren externen Programmraum
4K x 16-Bit ROM auf dem Chip
16K x 16-Bit Dual-Access-RAM auf dem Chip
Einzel-Instruktions-Wiederholungs- und Blockwiederholungsvorgänge für Programmcode
Block-Speicher-Move-Anweisungen für effizientes Programm- und Datenmanagement
Anweisungen mit einem 32-Bit-Wortoperand
Anweisungen mit zwei oder drei Operandlesungen
Arithmetische Anweisungen mit Parallelspeicher und Parallellast
Bedingungen für die Lagerung
Schnelle Rückkehr von der Unterbrechung