Firmenblog über Renesas RC38108A100GBB FemtoClock®3 Ultra-niedrige Phase-Rausch-Jitter-Dämpfer und Uhrgenerator

RenesasDie in Absatz 1 genannten Bedingungen gelten für die Zulassung von Fahrzeugen, die in einem anderen Mitgliedstaat als dem in Absatz 1 genannten Mitgliedstaat eingesetzten Fahrzeug sind.FemtoClock®3 Ultra-Low-Phase-Rausch-Jitter-Dämpfer und Uhrgenerator

Die in Absatz 1 genannten Bedingungen gelten für die Zulassung von Fahrzeugen, die in einem anderen Mitgliedstaat als dem in Absatz 1 genannten Mitgliedstaat eingesetzten Fahrzeug sind.ist ein ultra-niedriger Phase-Rausch-Jitter-Dämpfer, ein Multifrequenz-Uhr-Synthesizer und ein digital gesteuerter Oszillator (DCO).Gerätenausgänge mit geringer Leistung, Uhren mit ultra-niedrigem Inband-Phase-Rauschen und falschen Geräuschen für 4G- und 5G-HF-Transceiver und mit Jitter unter 25fs-rms für 112Gbps und 224Gbps SerDes.

SpezifikationenDie in Absatz 1 genannten Bedingungen gelten für die Zulassung von Fahrzeugen, die in einem anderen Mitgliedstaat als dem in Absatz 1 genannten Mitgliedstaat eingesetzten Fahrzeug sind.
Anzahl der Ausgänge:8 Ausgänge
maximale Ausgangsfrequenz: 2,5 GHz
Maximale Eingangsfrequenz:1 GHz
Paket/Fall:BGA-64
Arbeitszeit - Max: 55 %
Jitter: 25 Sekunden
Versorgungsspannung - max.1.89 V
Versorgungsspannung - Min:1.71 V
Betriebsstrom:29 mA
Mindestbetriebstemperatur:- 40 C
Höchstbetriebstemperatur: + 85 °C
Feuchtigkeitsempfindlich:Ja
Betriebsspannung von 1,71 V bis 1,89 V

Ausgabeart:CML, HCSL, LVCMOS, LVDS

Merkmale derDie in Absatz 1 genannten Bedingungen gelten für die Zulassung von Fahrzeugen, die in einem anderen Mitgliedstaat als dem in Absatz 1 genannten Mitgliedstaat eingesetzten Fahrzeug sind.
Ultra-niedrigphasiges Rausch-Synthesizer mit Jitter unter 25 f RMS, 12 kHz bis 20 MHz mit 4 MHz HPF
Zwei unabhängige Niedrigphasenlärm-Synchronisations-Domänen
Vier unabhängige Niedrigphasenlärmfrequenzbereiche
Unterstützung für JESD204B/C
Zeit-Synchronisierungsblock mit Zeit-zu-Digital-Konverter (TDC), Tageszeit-Zähler (TOD) und PTP-Uhren
8 Uhrenausgänge mit unabhängigen Ganzzahlteilern
6: LVDS, HCSL (AC-LVPECL) oder CML
2: LVDS, HCSL (AC-LVPECL) oder LVCMOS
Ausgangsfrequenzbereich:
CML: Gleichstrom bis 2,5 GHz
LVDS oder HCSL: Gleichstrom bis 1 GHz
LVCMOS: Gleichstrom bis 250 MHz
Zwei Differential-Uhr-Eingänge, konfigurierbar als vier einseitige Uhren-Eingänge
Funktioniert mit 1,8 V.
Die Takt-Eingänge tolerieren 1,8 V-Eingänge, wenn das Gerät ausgeschaltet ist, und sinken weniger als 1 mA
CLKIN-Eingangsfrequenzbereich: DC bis 1 GHz
Time Sync TDC unterstützt 1PPS- und PP2S-Eingänge
DPLLs entsprechen den ITU-T-G.8262 und G.8262.1
DPLL-Eingangs-Ausgangsphasenänderung ≤ 100ps
DCO-Frequenz-Auflösung < 10-13
Verpackung: 7 × 7 mm, 64-BGA

AnwendungenDie in Absatz 1 genannten Bedingungen gelten für die Zulassung von Fahrzeugen, die in einem anderen Mitgliedstaat als dem in Absatz 1 genannten Mitgliedstaat eingesetzten Fahrzeug sind.
Zeitplanung für optische Frontend-DAC/ADC und DSP
Referenzuhr für 112 Gbps und 224 Gbps SerDes
5G-Verteilungseinheiten (DU), Switches und Router
Hochleistungs-DCO-Uhren für das Präzisionszeitprotokoll (PTP)

Blockdiagramm vonDie in Absatz 1 genannten Bedingungen gelten für die Zulassung von Fahrzeugen, die in einem anderen Mitgliedstaat als dem in Absatz 1 genannten Mitgliedstaat eingesetzten Fahrzeug sind.